特許方長官 殿

登明の名称

発

业众都落区芝五丁目7都15分 日本電気株式会社内

特許出顧人

日本電気株式会社

独及小 林 宏 治 代数省

〒 108 東京都港区芝花丁川7 都15万 化 理 日本電気株式会社内。

(6591) 弁理士 内 原 音級

48 010085 °

シリコン基在上に形成した液化炎につ イェンスは、ヘロタン化会派分子イオンを、群 厳化度中に存在するイオンの豊か 10¹¹~ 10¹⁴ = 2 の無因となるように打込む主母と、上記イオン 打込分替、500C以上 1,200C以下で隔极浮する

(2) シリコン基本化一装面の金体から叉は組织的 オッセ 10¹¹~10^{15 art}の 紀暦で打込む工程と、让 ・記イオン打込みを、産化等国気中で 500で 以上 1200℃以下である事して所有の単化度を参照す 発明の詳細を説明^{においいません}

(19) 日本国特許庁

49 -98964 ①特開昭

昭49.(1974)9.19 43公開日

48 - 10085 20特顯昭

昭48.(1973) / . 24 22出顯日

海杏請求

(全5頁)

庁内整理番号

60日本分類 ·

7113 57

995023

ハログンイオンを打るんだが、糸処理を行 気的に安定な酸化質を得る方法に関する. より形成したゲート催化度中には、 Na⁺ イオン、 Heイオン、液素型位帯の正量的が導入されやすく MOS構造の不安定性の原因になっている。液不 を少なくするための佐米の方成としては、 製造量得に与いて、 Na⁺ イオンなどの不純母の方 坐を防ぐと歯時に痛入した不ぬ物の影響を少たく するための世々の努力沙なされているが、発も広 く益用されている方法は、 900t ~ 1,000t だかい て PaOs 単気 を 治 つ て BiOa中に 鉱 数 さ ぜ 。" 敏 化 域 表 当にリンガラス (P2O54810s) 届を放長させるリン *** ぬ風と呼ばれる方法である。

しかしリン処理で形成されるリンガデス層はAP 15

に対するエプデングを配が造像の単化原とりり符

おがに犬きいのでご ルンガラス 意成をはいるHP による歯転患ができだいごど、及び、リンガラス

本元明社 Sia 准义は 81 首本上に 形成した 510 8 英

10

BEST AVAILABLE COP

とれを改良する従来の方法としては、例えば
Jeuraal e1. Elas trochemical Society 節1972
年第119巻第3号 p:388~p.382 の Kriegler
等の論文「シリコンの無理化にかける塩化水果と 塩煮の効果(The Street of HCL and CLs on the The rmal Oxidation of Silicon)」に記載され ているように HCL 又はCLs 全数モルベーセント含 んだ dry Os 雰囲気中で無酸化して酸化度を形成 する方法がある。しかし上記方法は、HCL 又はCLs の dry Os中に占める等合が多いほど酸化速度が高 くなり酸化度厚の再複性に関しいという欠点があった。

本発明の目的は、従来の拡散を基本とした1608 構造の安定化の代与に、イオン把入路を用い、序 現住よく消費を観化機を得て、安定をMOS構造 集子を得る方法を提供するものである。

本発明の構成は、 81 番巻、又は、 81番板上に 形成した成化製の上から ⁸Cz⁺, ⁸E⁺, ¹⁸F⁺ などのヘ ログソイオンあるいはヘロダン元素を含む分子の イオンを打込むことと、打込み後、 81番板に打込

- 1 -

品面表、VPB を概定すると SIC S+イオンを打込 ルだ飲料では、VPBの多胎 A VPB がほとんどな かつた。これは打込された SIC S+ イオンが酸化 裏中のNa+ などの多節使イオンをグッタしたた めに生じた他来であると思われる。

特別 昭49— 98964 (2) んだものは、彼化多四気中で熱処理を行ない、所 望の歴化度を形成すること、また、 81名板上に併 成した歴化機上から打込んだものは、過当を無処 理をほどとすことよりなる。

電子ピーム蒸増により、 1.8 mのAL を蒸落して 電磁 14 を発成し、 470℃のNs 雰囲気中で 1 0 分 間急処理 1、 M O 8 等量量子を作成した。

15 第 2 回を参照すると一例として 10 th ca 20 でよく 1 オンを打込んで作成した M O 8 容量素子の Plat ー band 電圧 V_{PB} の変化 21を ^{MC}L⁴イオンの打込みのない M O 8 容量素子の変化 22 と比較して示すように、M O 8 容量素子の V_{PB} の初期値は両者の間に 20 4 超速は見られなかつたが、250℃ 10V 10 分の B T 2

Ca+イオンを打込んだ供料ではあ100 かとなり、最化度中のトラップの数の減少が確認された。 また少数キャリアの実効労命(Bifeetive minority earrier lifetime)は、 **Ca+セ打込ませい供料では、 0.2~1.0 マイタロのに対し、 **Ca+イオン を打込んだ供料では50~200 マイタロかと、100倍以上の向上が観測された。以上の現象はいずれる、 Not・イオンを始め、会・側・映などの宣金調が打込まれた *Cat・イオンのためにゲッタリングされたためであると思われる。

以上述べた如く、本発明の構成をとることにより、信仰な歌化展を得て電気的に安定なMOS 構造素子を得ることができるという大きな効果を生ずる。

今まで、本来男を **C ** イオンの打込みで説明 16 してきたが、本殊男は、 **C ** イオンの予に限る ものではなく、他のハヨグンイオン又は、ハログ ンイオンの化合物である分子イオンを打込むこと によつても同様を効果が期待される。

一例えばヘログン分子イオンの例としては、 BC4 20

4 4:

BEST AVAILABLE COPY

をソースとし、BC2⁺ イキンを10^{ij}~10^{id}os⁻² 打 込むと、前記同様の効果が出た。しかし、質果が 大きいため、低打込み領線では、少なくとも700℃ で1時間以上の熱処理を必要とする。

たか、本条明はハログンイオンを 8 1 若板又は 5 S 1 若板上に形成した製化原中に打込むものであって、ハログンイオンの衝撃により、エッチングを行なりものではない。

国面の簡単な説明

第1回は本条明の一名教例を示す所面関であり、10 第2回はその実施例の効果を説明するためのグラ プである。第3回は、本発明の他の場施例を示す 所面である。

11…… Bi姜板 12……BiO,

13…… **でんナイオンピーム 14……あむ覚集 は

81…… ^{BE}C L⁺イオン打込みをした武将の BT - 妈題 による変化


22------ ³⁸Cと^十イオン打込みをしない試料のBT処様による


建化

31…… 81万根 82…2041イオンビーム


33 ······ 及10 g 其 ' 34 ··· A 人名 在

作組入 非理土 内 次





第 2 図



	打込みをし	1013 lone/cm2
Flat-Band EE VFB (V)	0.22	A21
Qox/e (10'0/cm²)	10	8
降股電界 (10 ⁶ 丁/cm)	7.0	7.2
跨電車 (10 kHz)	3.8	3.8
压 扩率	1.46	.1.46
少数针77, 547944 (7420)	02 ~ 1.0	50~200
連移店各時間 (分)	0.1 ~ 0.2	100

去

BEST AVAILABLE COPY

をソースとし、BC4+ イオンを1011~1014gs-2 打 込むと、前記同様の効果が出た。しかし、質量が 大きいため、低打込み領無では、少なくとも700℃ で1時間以上の熱処環を必要とする。

なか、本条明はハロゲンイオンを3~若板叉は 5 Si着板上に形成した巨化筋中に打込むものであ き行なりものではない。

製面の簡単な説明


第1週は木吊明の一実故例を示す斯面啊であり、10 プである。第3回は、本晃明の飯の沢雅明を示す が面である。


11 --- 8 i 善 在 1 2 --- S i O 2


21 ····· 2℃2+イオン打込みをした飲料のBT による変化

22 ········· 35C4⁺イオン打込みをしない供料のBT処理による









	打込みをし	1013 ione/cm²
Flat-fund EFE VFB (V)	0.22	021
Qox/e (10°0/cm²)	10	8
降股電界 (10 ⁶ 平/cm)	7.0	7.2
跨電車 (io kHz)	3.8	3.8
屈 扩率	1.46	1.46
少数+197.547944(7420)	02~1.0	50~200
運移店各時間 (分)	0.1 ~ 0.2	100

特問 昭49— 98964 (4)

昭和 年 月 F 48.6.-8

特許庁☆省 三 宅 學 夫 股

1. 事件の表示 昭和 4 8 年齢表 原第 10 0 8 8 号

2. 無限の名称 牛油体兼量の製油方法

8. 補正をする者

事件との関係

出 顧 人

女京都特区走五丁国344年115年

(第423号) 日本電気作式会社

化安全 社長 小

4. 代 理 人

東京都港区芝五丁 632 20 1 4

日本运用技术会社户

海5591号) 弁華士 内 原

· 元四 · 東京 (464)1111年(大学

た 後述の対象 製料者の実質の計算を収制の機

6. 基正の内容し骨単胞(8~20085)

1. 彩和書のする質! 1~13行目の在文を「くなり版化酶外の行復性に乏しいという欠点及いこの方法にて有意な知識を得らなめには似地で効果かららという報告はなく、1100 じ以上の最低無限化を必要とし、このためシリコン会域円像に成まである。 サコン会域円像に成まれているとの数 合物が予知するという大きを欠点がもつた。」

2. 内才4 英4 行目と 5 行目の脚形次の文を観 10 入する。

1また、打込予金としては、おう一多(02 の新政化分在する電気的に法佐な扱道単位を 打力すために少なくとも19 MM を必 をしまる。しかし、打込予量が10 MM を必 を置えると、 88c4 + イオンのように、 気気を考えると、 58c4 + イオンのように、 気気の大きをイオンでは独子のひずふが大き くなり51 - 81 0 2 の界面に適害の無処理 気件では完全に除去できない最適単位が耐た に対応して電気的不安定性の契約となる。本

代准人 分享士 内 点



4 1 1

BEST AVAILABLE COPY 特岡 昭49- 98964 (5)

出願人住所変更および代理人印鑑変更届

82#D

48. **()**8

特許庁長官段

昭和 18年 府 許 敬寒 10085号

1.事件の依示 2. 煮りの名称

中華体度置日 敬益方法

3. (1) 住所を変更した名

事件との関係 出騒人

旧住所

東京部港送芝五丁目7番15号

東京都港区芝五丁目33番1号

(423) 日本管気株式会社 代表表 小 称

(2) 印鑑を変更した者

革件との関係 代理人

東京都港区芝五丁目33名

日本電気保式会社内

分理士

内

妖印色

代理人

東京都港区芝五丁目33条1号

日本草気株式会社内

(6591) 弁塚士

化以支水(09)454-1)11(大代

-435-

Patent Application (3)

Commissioner of Patents Esq.

Title of the Invention

Method for manufacturing semiconductor device

Inventor

7-15, 5-chome, shiba, minato-ku, Tokyo

5

c/o NEC Corporation

Yasushi Okuyama

said corporation

Kyoji Tanahashi

said corporation

Kuniichi Ota

Patent Applicant

7-15, 5-chome, shiba, minato-ku, Tokyo

10

(423) NEC Corporation

Representative

President Koji Kobayashi

Agent

7-15, 5-chome, shiba, minato-ku, Tokyo 〒108

c/o NEC Corporation

(6591) Patent Attorney

Susumu Uchihara

Telephone

(452)1111 (rep)

48 010085

formality examination

(19) Japan Patent Office

Publication of Laid-Open Patent Application

- 20 (11) Japanese Patent Laid-Open Publication No. S49-98964
 - (43) Date of Publication: S.49.(1974) 9.19
 - (21) Japanese Patent Application No. S48-10085
 - (22) Date of Filing: S.48.(1973) 1.24

Request for Examination: Not made

(Total Pages: 5)

25 Japan Patent Office file Number

(52) Japan classification

7113 57

99(5)C23

Specification

Title of the Invention

Method for manufacturing semiconductor device

5 Scope of Claims

10

15

20

25

30

- (1) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound in an oxide film formed over a silicon substrate so that a quantity of ions existing in the oxide film is in a range of 10¹¹ to 10¹⁴ cm⁻², and a step of performing heat treatment at temperatures from 500°C or more to 1200°C or less after the step of ion implantation.
- (2) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound to a silicon substrate from an entire surface or a selected surface a silicon substrate in a range of 10^{11} to 10^{15} cm⁻², and a step of forming a desired oxide film by performing heat treatment at temperatures from 500°C or more to 1200°C or less in an oxidation atmosphere after the step of ion implantation.

Detailed Description of the Invention

The present invention relates to a method for obtaining an electrically stable oxide film by performing heat treatment after implanting a halogen ion from above a Si substrate or a SiO₂ film formed over a Si substrate.

In the manufacturing of a conventional MOS type semiconductor element, a positive electric charge such as a Na⁺ ion, a H₂ ion, or an oxygen vacancy is easily introduced into a gate oxide film formed by thermal oxidation, which causes the unstableness of a MOS structure. As a conventional method for reducing the unstableness, various efforts are made for reducing the influence of a mixed impurity as well as preventing the contamination of an impurity such as a Na⁺ ion in a manufacturing process, and the most widely employed method is a method which is referred to as phosphorus treatment by which P₂O₅ vapor is carried at temperatures from 900°C to 1000°C to be diffused into SiO₂ to make a phosphorus glass (P₂O₅-SiO₂) layer

10

15

20

25

30

English Translation of JPS49-98964

grow over the surface of an oxide film.

However, as for the phosphorus glass layer formed by the phosphorus treatment, the etching rate with respect to HF is drastically higher than that of a normal oxide film; therefore, there are disadvantages that, for example, pretreatment by diluted HF cannot be performed after forming a phosphorus glass, and the phosphorus glass layer is electrically unstable since the phosphorus glass layer is polarized.

As a conventional method for improving this, for example, there is a method for forming an oxide film by conducting thermal oxidation in a dry O₂ atmosphere containing several mole percents of HCl or Cl₂ as mentioned in a report "The Effect of HCl and Cl₂ on the Thermal Oxidation of Silicon", Kriegler et al., Journal of Electrochemical Society, vol.119, No.3, 1972, pp.388 to 392. However, as for the above method, there is a disadvantage that oxidizing velocity becomes faster as a proportion of HCl or Cl₂ in dry O₂ is heightened, which leads to the poorness of reproducibility of the film thickness of the oxide film.

It is an object of the invention to provide a method for obtaining a stable MOS structure element by obtaining a clean oxide film with high reproducibility using an ion implantation method instead of conventional diffusion-based stabilization of a MOS structure.

The structure of the invention includes implantation of a halogen ion such as ³⁵Cl⁺, ⁸⁰Br⁺, or ¹⁹F⁺ or a molecular ion including a halogen element from above a Si substrate or an oxide film formed over a Si substrate, and the formation of a desired oxide film by performing heat treatment in an oxidation atmosphere on an object implanted in the Si substrate or an approximate heat treatment on an object implanted from above the oxide film formed over the Si substrate after the implantation.

Next, an embodiment of the invention is explained with reference to the drawings. Referring to FIG. 1, SiO_2 12 of 1500 Å is formed in a thermal oxidation atmosphere over a n-type Si substrate 11 having a (100) plane of 10 Ω -cm. Then, a $^{35}\text{Cl}^+$ ion 13 is implanted so as to be 10^{11} to 10^{14} cm⁻² using BCl₃ as an ion source with the energy of 100 keV, then, heat treatment is performed for 30 minutes in a hydrogen atmosphere at 550°C .

10

15

20

25

30

English Translation of JPS49-98964

Al of 1.2 μ is deposited by electron beam evaporation to form an electrode 14, then, heat treatment is performed for ten minutes in N₂ atmosphere at 470°C. Thus, a MOS capacitor element is formed.

Referring to FIG. 2, as shown as one example in which a change 21 of Flat-band voltage V_{FB} of a MOS capacitor element formed by implanting a $^{35}Cl^+$ ion of 10^{12} cm⁻² is compared with a change 22 of a MOS capacitor element without being implanted with a $^{35}Cl^+$ ion, there is no difference on the initial values of V_{FB} of a MOS capacitor element between them. However, when V_{FB} is measured after conducting BT treatment at 250°C, at 10V, and for ten minutes, there is almost no movement ΔV_{FB} of V_{FB} in a sample in which a $^{35}Cl^+$ ion is implanted. This is considered to be a result of gettering of a mobility ion such as Na^+ in the oxide film by an implanted $^{35}Cl^+$ ion.

Referring to FIG. 3, a second embodiment of the invention is that a 35Cl⁺ ion 32 is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as an ion source with 40 keV over a n-type Si substrate 31 having a (100) plane of 10 Ω -cm in specific resistance as in first embodiment, then, SiO₂ 33 of 1500 °A is formed in a dry O₂ atmosphere at 1100°C and an Al electrode 34 is provided by electron beam evaporation to form a MOS capacitor element. In the characteristic of this oxide film, as tabulated by comparing a case of no implantation and a case of implanting a ³⁵Cl⁺ ion of 10¹³ cm⁻² as one example, it is recognized that the quantity of electric charges in the oxide film decreases by the 35Cl⁺ ion implantation of 10¹³ cm⁻²; however, a change in withstand voltage, dielectric constant, refractive index, and the like is not observed. In addition, when transient response time is measured by applying 15 V to the above described MOS capacitor element, 0.1 to 0.2 seconds are obtained in a sample in which a 35Cl⁺ ion is not implanted, whereas approximately 100 seconds are obtained in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is recognized that the number of traps in the oxide film As for effective minority carrier lifetime, the lifetime is 0.2 to 1.0 microseconds in a sample in which a ³⁵Cl⁺ ion is not implanted, whereas the lifetime is 50 to 200 microseconds in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is observed that the effective minority carrier lifetime increases hundred times or more. It is considered that the above described phenomena are caused by gettering due to the

10

15

20

25

English Translation of JPS49-98964

³⁵Cl⁺ ion in which a heavy metal such as gold, copper, or iron, in addition to a Na⁺ ion, is implanted.

As described above, by employing the structure of the invention, there is generated an enormous effect that a clean oxide film is obtained and an electrically stable MOS structure element can be obtained.

Until now, the invention is explained with the implantation of a ³⁵Cl⁺ ion; however, the invention is not limited to a ³⁵Cl⁺ ion, and an implantation of other halogen ions or molecular ions which are compounds of a halogen ion is expected to have a similar effect.

For example, as an example of such a halogen molecular ion, an effect similar to the above is observed when a BCl⁺ ion is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as a source. However, at least heat treatment at 700°C for one hour or more is required in a lightly implanted region because of large mass.

The present invention is that a halogen ion is implanted into a Si substrate or an oxide film formed over a Si substrate, and not that etching is performed by the impact of a halogen ion.

Brief description of the Drawings

FIG. 1 is a cross-sectional view showing one embodiment of the present invention, and FIG. 2 is a graph for explaining the effect of the example. FIG. 3 is a cross-sectional [view] showing another embodiment of the present invention.

21 The change of a sample implanted with a 35Cl+ ion by BT treatment

22 The change of a sample without being implanted with a ³⁵Cl⁺ ion by BT treatment

Agent Patent Attorney Susumu Uchihara

List of attached papers

5 Specification 1
Power of attorney 1
Drawing 1
Duplicate of application 1

Amendment of Proceedings (voluntary)

S.48. June. 8 (1973.6.8)

Commissioner of Patents Yukio Miyake Esq.

5 1. Case Indication

Patent Application No. \$48-10085

2. Title of the Invention

Method for manufacturing semiconductor device

3. Person Filing Amendment

10 Relation to the case: Applicant

33-1, 5-chome, shiba, minato-ku, Tokyo

(423) NEC Corporation

Representative President Koji Kobayashi

4. Agent

15

20

33-1, 5-chome, shiba, minato-ku, Tokyo

c/o NEC Corporation

(6591) Patent Attorney Susumu Uchihara

Telephone Tokyo (454)1111 (rep)

5. Object for amendment

Detailed description of the Invention in the specification

- 6. Contents of the Amendment (Patent Application No. S48-10085)
- 1. The entire text described in lines 11 to 12 of page 3 in the specification is amended as follows:
- "...becomes and there are no disadvantage of being poor in reproducibility of the
 thickness of an oxide film and no report that low temperature is effective for obtaining a
 significant effect by this method, and high temperature thermal oxidation of 1100°C or
 more is required; therefore, there is a major disadvantage that Pn junction or the like
 which is already formed inside a silicon substrate is moved"
 - 2. The following sentences are inserted between the lines 4 and 5 of page 4 therein:
- In addition, as an amount of implantation, at least approximately 10¹¹cm⁻² is

5.

10

English Translation of JPS49-98964

required to cancel electrically active surface level existing at the interface of Si-SiO₂. However, when the amount of implantation exceeds approximately 10^{15} cm⁻², lattice distortion becomes larger in an ion having large mass like a 35 Cl⁺ ion, and an interface level which cannot be completely removed by a condition of normal heat treatment is anew generated at the interface of Si-SiO₂ to cause electrical instability. As the range of implantation in an experiment by the inventor, the range of from 10^{11} to 10^{14} cm⁻² in the case of implanting from above an oxide film, and from 10^{11} to 10^{15} cm⁻² in the case of implanting to a Si substrate are suitable.

- 3. The entire text described in the line 19 of page 4 to the line 1 of page 5 therein is amended as follows:
- "...When V_{FB} of the MOS capacitor element is measured before and after BT treatment at 250°C, at 10V, and for ten minutes, a ³⁵Cl⁺ ion is implanted"

Agent Patent Attorney Susumu Uchihara